5.1 P0～P3并行接口的功能和内部结构